[笔趣阁信息]:bqg.info 超级好记！
王工团队基于 “分层解耦” 理念，设计 “四层三总线” 硬件架构，各层组件功能独立且通过总线高效连接，架构可扩展性强。
第一层：核心运算层，负责加密算法的核心运算，包含 3 个组件 —— 矩阵运算单元（支持 37 阶矩阵乘法，由 1369 个晶体管构成）、密钥生成单元（集成随机数发生器与密钥运算模块）、辅助运算单元（处理模 256 运算、异或扰动等基础运算），运算速度均≥0.7μs / 次，满足算法运算需求。
第二层：存储层，负责程序与数据存储，采用 16KB 磁芯存储器（北京有线电厂 MC-1964 型），按功能分区 —— 程序区（8KB，存储 19 组模块代码）、数据区（4KB，存储密钥与临时缓存）、备份区（4KB，存储程序备份与配置参数），存储读写速度≥0.8μs / 次，适配算法数据交互需求。
第三层：接口层，负责设备与外部的交互，包含 2 类接口 —— 通信接口（支持短波电台、有线通信，数据速率 1200-9600 波特）、本地配置接口（通过面板按键与指示灯，支持参数输入与状态查看），接口均具备抗电磁干扰设计（铜网屏蔽），适配野战通信场景。
第四层：控制层，负责硬件系统的时序同步与异常处理，包含主控单元（基于国产 TTL 逻辑芯片，生成 1MHz 主时钟）、异常检测单元（监测组件故障，触发报警或降级），控制信号传输延迟≤0.05μs，确保各层组件时序一致，5 月 10 日形成《硬件架构框架报告》，明确各层组件构成。
三、历史补充与证据：硬件架构设计档案
1965 年 5 月的《“73 式” 电子密码机硬件架构设计档案》（档案号：JY-1965-001），现存于军事通信技术档案馆，包含架构分层图、组件参数表、总线设计说明，共 32 页，由王工、赵工共同绘制，是架构设计的核心凭证。
🅑 𝑄 🅖.in f O