第1010章 分立电路整合规划

[笔趣阁信息]:bqg.info 超级好记！

卷首语

1965 年 6 月，“73 式” 硬件总体方案确定后，研发团队面临分立电路集成的关键挑战：初期按组件拆分设计的 19 块印刷电路板（PCB），虽功能独立却存在体积过大（55cm×45cm×22cm，超设备尺寸限额）、连线复杂（200 余根跨板线缆，故障率 1.2%）、功耗偏高（38W，超边防供电限额）的问题，难以适配野战机动与哨所狭小空间。此时，通过功能重构将 19 块 PCB 整合为 3 块，成为平衡性能、体积与可靠性的核心举措。这场为期 1 个月的整合规划，不仅实现电路 “瘦身”，更通过布局优化减少信号干扰，为后续原型机组装与量产奠定紧凑、稳定的硬件基础，开创我国军用电子设备 “高密度集成” 的早期实践。

一、整合规划的背景与核心目标

19 块分立 PCB 的问题集中暴露：王工团队在原型机预组装中发现，矩阵运算、密钥生成等组件分散在 7 块运算类 PCB，需 40 余根线缆连接，信号传输延迟达 0.12μs（超方案目标 0.08μs）；存储与控制组件分属 5 块 PCB，跨板供电导致电压波动 ±0.2V，影响磁芯存储器读写精度；接口与环境适配组件占 7 块 PCB，体积占比达 40%，设备总重量超 15kg（超机动需求 12kg 限额），整合需求迫切。

基于硬件方案与场景约束，团队明确三大核心目标：一是数量压缩，将 19 块 PCB 整合为 3 块，覆盖全部功能且无性能损失；二是参数达标，整合后设备尺寸≤50cm×40cm×20cm、功耗≤35W、跨板信号延迟≤0.08μs、故障率≤0.5%；三是生产适配，每块 PCB 元件密度≤80 个 /dm2（兼容当时国产 PCB 制造工艺），布线层数≤2 层（避免复杂多层板成本过高）。

整合工作由王工牵头（硬件总负责），组建 4 人专项小组：王工（整体规划，把控功能拆分）、赵工（运算类电路整合，熟悉核心元件布局）、孙工（存储控制类整合，负责信号路径优化）、刘工（接口环境类整合，擅长抗干扰设计），覆盖 “运算 - 存储 - 接口” 全功能域。

规划周期为 1 个月（1965.7.1-1965.7.31），分三阶段：第一阶段（7.1-7.10）梳理 19 块 PCB 功能与关联关系；第二阶段（7.11-7.25）制定整合方案与单块 PCB 布局；第三阶段（7.26-7.31）方案评审与优化，形成生产图纸，衔接 PCB 制造。

启动前，团队明确核心约束：整合不得改变元件选型（沿用国产型号，避免供应链波动）；功能模块物理隔离（如高功率元件与敏感元件分开布局）；维修便利性（预留测试点，单块 PCB 故障可独立更换），确保整合后设备兼顾性能与实用性。

Ⓑ q 𝙂.𝓲n f Ⓞ